展会回顾 | 清研电子亮相2026 AIDC供电及储能技术交流会，干法超级电容赋能算力供电

10月22-23日，2026 AIDC供电及储能技术交流会暨算力网建设大会在杭州盛大召开。本届会议汇聚电力AI、配电数字化与AIDC算力供电领域的头部企业与科研力量，聚焦"电力+算力"协同下的供电可靠性与储能技术路径。

清研电子携面向AIDC供电场景的干法超级电容产品在大会亮相，并于10月22日上午发表主题演讲，与现场逾1500名行业同仁共探算力时代的高功率储能方案。

从粉体到单体的干法全链条呈现

展会期间，清研电子以"材料—极片—单体"的实物链条，直观呈现面向AIDC供电的干法超级电容方案：从 PTFE 粉体、自支撑干法极片，到 D33、D60 两款超级电容单体，层层递进讲清高功率、长寿命的算力供电缓冲元件是如何从基础材料一步步长出来的。

D33 的标准机架式形态与 D60 的"侧挂即插即用"设计，成为不少数据中心运营商、算力服务商驻足交流的焦点——前者匹配高密度机柜的空间限制、机柜内灵活串并联，后者与GPU负载近端协同、直接削平功率尖刺。从材料到器件的一致性与可靠性，正是AIDC供电从"够用"走向"稳供"的关键一环。

干法超级电容的 AIDC 功率治理实践

10月22日，清研电子创始人、总经理王臣博士在分论坛发表主题演讲《面向AI数据中心功率治理的干法超级电容技术与产品实践》。毫秒级功率阶跃与微秒级电流尖峰不仅易引发UPS误跳闸，更会在母线形成电压毛刺、威胁精密元器件安全。在铅酸、锂电与超级电容三条路线中，超级电容凭微秒级响应与百万次级循环寿命，成为治理这类毫秒级功率毛刺的关键路径。

依托自研干法电极粉体成膜技术，清研电子已打通从材料-极片-单体-模组-系统的全链条能力，围绕 AIDC 供电的几类典型刚需，电网闪停时的毫秒级应急备电、GPU 功率尖峰的近端削平，清研电子的方案正对应这些场景。

本届大会折射出行业共识的清晰转向——AIDC的竞争已从"算得多快"延伸到"供得稳不稳"。围绕算力网建设，液冷储能、构网型储能、SST固态变压器、短时高功率缓冲等方向成为讨论焦点；政策端推动数据中心配储从"可选"走向"刚性必配"，项目端则加速从示范走向规模落地。当GPU集群的瞬时功率冲击成为供电可靠性的最大变量，高功率、长寿命、毫秒级响应的储能元件，正从配套角色跃升为算力基础设施的关键一环。

面向这一趋势，清研电子将持续打磨干法超级电容核心技术，推动产品及系统方案升级迭代，进一步贴合机柜级高密度并联与近端协同的部署需求。依托干法工艺在安全性、一致性与制造成本上的综合优势，清研电子致力于为AIDC场景输出高安全、高可靠的短时大功率储能解决方案。

本文 zblog模板 原创，转载保留链接！网址：https://www.wbaas.cn/fengrong/2471.html